

SOUTENANCE de THESE
NICOLAS NGAN
VENDREDI 09 DÉCEMBRE 2011
A 10 HEURE
Amphi 260

ESIEE, Noisy le Grand
Plan d'accès : <http://www.esiee.fr/acces/index.html>

**ÉTUDE ET CONCEPTION D'UN RESEAU SUR PUCE DYNAMIQUEMENT ADAPTABLE
POUR LA VISION EMBARQUEE**

Résumé :

Un équipement portable moderne intègre plusieurs capteurs d'image qui peuvent être de différents types. On peut citer en guise d'exemple un capteur couleur, un capteur infrarouge ou un capteur basse lumière. Cet équipement doit alors supporter différentes sources qui peuvent être hétérogènes en termes de résolution, de granularité de pixels et de fréquence d'émission des images. Cette tendance à multiplier les capteurs, est motivée par des besoins applicatifs dans un but de complémentarité en sensibilité (fusion des images), en position (panoramique) ou en champ de vision.

Le système doit par conséquent être capable de supporter des applications de plus en plus complexes et variées, nécessitant d'utiliser une seule ou plusieurs sources d'image.

Du fait de cette variété de fonctionnalités embarquées, le système électronique doit pouvoir s'adapter constamment pour garantir des performances en terme de latence et de temps de traitement en fonction des applications, tout en respectant des contraintes d'encombrement.

Nous proposons dans cette thèse un nouveau réseau de communication sur puce (NoC) pour un système sur puce (SoC) dédié à la vision. Ce réseau permet de gérer dynamiquement différents types de flux en parallèle en auto-adaptant le chemin de donnée entre les unités de calcul, afin d'exécuter de manière efficace différentes applications.

La proposition d'une nouvelle structure de paquets de données, facilite les mécanismes d'adaptation du système grâce à la combinaison d'instructions et de données à traiter dans un même paquet.

Nous proposons également un système de mémorisation de trames à adressage indirecte, capable de gérer dynamiquement plusieurs trames image de différentes sources d'image. Cet adressage indirect est réalisé par l'intermédiaire d'une couche d'abstraction matérielle qui se charge de traduire des requêtes de lecture et d'écriture, réalisées suivant des indicateurs de la trame requise (source de l'image, indice temporel et dernière opération effectuée).

Afin de valider notre proposition, nous définissons une nouvelle architecture, appelée *Multi Data Flow Ring* (MDFR) basée sur notre réseau avec une topologie en anneau. Les performances de cette architecture, en temps et en surface, ont été évaluées dans le cadre d'une implémentation sur une cible FPGA.

Composition du Jury :

AKIL Mohamed	Directeur de thèse	Professeur, LIGM, UPE, ESIEE
DOKLADALOVA Eva	Codirectrice de thèse	Professeur associé, LIGM, UPE, ESIEE
TORRES Lionel	Rapporteur	Professeur, LIRMM, Université Montpellier 2
YANG Fan	Rapporteur	Professeur, Le2i, Université Bourgogne
FRESSE Virginie	Examineur	Maître de conférences, Université St Etienne
BOUSQUET Marc	Examineur	Directeur Optronique et Traitement d'image, Sagem R&T